19日本国特許庁(JP)

⑩特許出願公開

◎ 公 開 特 許 公 報 (A) 平3-239360

識別記号

庁内整理番号

❸公開 平成3年(1991)10月24日

H 01 L 27/092

7735-5F H 01 L 27/08

321 D

審査請求 未請求 請求項の数 1 (全9頁)

劉発明の名称 半導体装置

②特 願 平2-36650

❷出 願 平2(1990)2月17日

②発明者 白土 猛英 神奈川県平塚市浅間町6番26号 ②出願人 白土 猛英 神奈川県平塚市浅間町6番26号

明細書

1.発明の名称 半導体装置

2.特許請求の範囲

一導電型半導体基板と、前記半導体基板に互い に離問して配設された反対導電型の第1及び第2 の不純物ウエル領域と、前記第1あるいは第2の 不純物ウエル領域のいずれか一方の側面及び底度 に沿って配設された前記半導体基板より高濃度の 一導電型不純物領域と、前記第1及び第2の不純 物ウエル領域に互いに異なる電圧を印加した配線 体と、前記第1及び第2の不純物ウエル領域に設 けられた互いに異なる電圧で駆動する素子とを備 えてなることを特徴とする半導体装置。

3. 発明の詳細な説明

[概要]

一導電型半導体基板に互いに離間して形成され、異なる電圧が印加される2つの反対導電型不純

物ウエル領域が、低い電圧が印加される不純物ウ エル領域には側面及び底面に沿って半導体基板よ り高濃度の一導電型不純物領域を設けて形成され 、高い電圧が印加される不純物ウエル領域は低濃 度の半導体基板に形成される、あるいは高い電圧 が印加される不純物ウエル領域には側面及び底面 に沿って半導体基板より高濃度の一導電型不純物 領域を設けて形成され、低い電圧が印加される不 純物ウエル領域は低濃度の半導体基板に形成され ており、且つ低い電圧が印加される不純物ウエル 領域には低い電圧で駆動する素子が、高い電圧が 印加される不純物ウエル領域には高い電圧で駆動 する素子が、それぞれ設けられている構造に形成 されているため、異なる電圧が印加される2つの 不純物ウエル領域間のリーク及びパンチスルーを 抑制できることによる高性能化を、一方の不純物 ウエル領域の側面及び底面に沿って設けられる半 導体基板より高濃度の一導電型不純物領域をセル フアラインに、微細に形成できることによる高集 積化を、さらに低い電圧が印加される不純物ウエ

ル領域側に高濃度の一導電型不純物領域を設ける 場合には、高い電圧が印加される不純物ウエル領 域の耐圧を上昇させることができることによる高 性能化を、あるいは高い電圧が印加される不純物 ウエル領域側に高濃度の一導電型不純物領域を設 ける場合には、低い電圧が印加される不純物ウエ ル領域に形成される素子の接合容量を減少させる ことができることによる高速化を可能とした半導 体装置。

[産業上の利用分野]

本発明はMIS及びBi-MIS型半導体装置 に係り、特に、低電圧及び高電圧駆動部を内蔵し た高集積な半導体集積回路の形成を可能とした半 導体装置に関する。

従来、低い電圧が印加される不純物ウエル領域 と高い電圧が印加される不純物ウエル領域間のリークを防止するためには、両不純物ウエル領域間 に不純物ウエル領域とは反対の導電型を有する不 純物領域を形成していた。しかし、集積度が極め

3

は低電圧駆動部のn+型不純物ウエルコンタクト 領域、57b は高電圧駆動部のn+型不純物ウエル コンタクト領域、58はフィールド酸化膜、59a は 低電圧駆動部のゲート酸化膜、59b は高電圧駆動 部のゲート酸化膜、60a は低電圧駆動部のゲート 電極、60b は高電圧駆動部のゲート電極、61は不 純物ブロック用酸化膜、62は燐珪酸ガラス(PSG) 膜、63はAI配線を示している。

同図においては、p-型シリコン基板51に選択

的に、低電圧駆動部のn型不純物ウエル領域52a 及び高電圧駆動部のn型不純物ウエル領域52bが設けられ、低電圧駆動部のn型不純物ウエル領域52aには、n+型不純物ウエルコンタクト領域57aを介して低電圧を印加するAI配線63及び低電圧で駆動部のn型不純物ウエル領域52bには、n+型不純物ウエルコンタクト領域57bを介して高電圧を印加するAI配線63及び高電圧で駆動するMIS電界効果トランジスタが、それぞれ形成域は15で駆動部のn型不純物ウエル領域 て高くなりつつある今日においては、半導体基板 表面のリークは防止できても、半導体基板の内できても、半導体基板の内が において生じるパンチスルーを防止することができないため、両不純物ウエル領域間を微細にが することができないので、高集積化への妨げになるという問題が顕著になってきている。そこで 異なる電圧が印加される2つの不純物ウエル環積な 半導体装置を実現できる手段が要望されている。

[従来の技術]

第4図は従来の半導体装置の模式側断面図で、51はp-型シリコン(Si)基板、52a は低電圧駆動部のn型不純物ウエル領域、52b は高電圧駆動部のn型不純物ウエル領域、53a は低電圧駆動部のn+型チャネルストッパー領域、53b は高電圧駆動部のn+型チャネルストッパー領域、54はp型不純物領域、55a は低電圧駆動部のp+型ソースドレイン領域、55b は高電圧駆動部のp+型ソースドレイン領域、56はp型オフセット領域、57a

4

52a と高電圧駆動部のn型不純物ウエル領域52b との間にはリーク防止用のp型不純物領域54が形成されている。p型不純物領域54を位置合せ余裕を含んで形成しなくてはならないため及び半導体基板表面に生じるリークは防止できるが、半導体基板内部でおこるパンチスルーを抑制できないため、異なる電圧が印加されるn型不純物ウエル領域間を微細に形成することができないという問題があった。

[発明が解決しようとする問題点]

本発明が解決しようとする問題点は、従来例に 示されるように、異なる電圧が印加される半導体 基板と反対導電型の不純物ウエル領域において、 両不純物ウエル領域間の半導体基板表面のリーク 及び内部のパンチスルーを抑制した微細な境界領 域を形成できなかったことである。

[問題点を解決するための手段]

上記問題点は、一導電型半導体基板と、前記半

導体基板に互いに離間して配設された反対導電型の第1及び第2の不純物ウエル領域と、前記第1 あるいは第2の不純物ウエル領域のいずれか一方の側面及び底面に沿って配設された前記半導体基板より高濃度の一導電型不純物領域と、前記第1及び第2の不純物ウエル領域に互いに異なる電圧を印加した配線体と、前記第1及び第2の不純物ウエル領域に設けられた互いに異なる電圧で駆動する素子とを備えてなる本発明の半導体装置によって解決される。

[作用]

即ち本発明の半導体装置においては、一導電型 半導体基板に互いに離間して形成され、異なる電 圧が印加される2つの反対導電型不純物ウエル領 域が、低い電圧が印加される不純物ウエル領域に は側面及び底面に沿って半導体基板より高濃度の 一導電型不純物領域を設けて形成され、高い電圧 が印加される不純物ウエル領域は低濃度の半導体 基板に形成される、あるいは高い電圧が印加され

7

印加される不純物ウエル領域に接触させずに高震度の一導電型不純物領域を形成できるが圧をもれる不純物ウエル領域の耐圧を、協力にといてきることによる高性能化の関係を受けるのできることができるによる高性が関係を設ける領域を設ける領域を設ける領域を設ける領域を設ける領域を設けるので、低い電圧が印ができるので、低い電圧がののできるの接合を重要を減少させることができる。 の半導体基板にできるので、低い電圧であるにより低減できるので、低い電圧がののできるので、低い電圧が多くできるので、低い電圧が多くによりによりできる。 の形成を可能とした半導体装置を得ることができる。

[実施例]

以下本発明を、図示実施例により具体的に説明 する。

第1図は本発明の半導体装置における第1の実施例の模式側断面図、第2図は本発明の半導体装

る不純物ウエル領域には側面及び底面に沿って半 導体基板より高濃度の一導電型不純物領域を設け て形成され、低い電圧が印加される不純物ウエル 領域は低濃度の半導体基板に形成されており、且 つ低い電圧が印加される不純物ウエル領域には低 い電圧で駆動する素子が、高い電圧が印加される 不純物ウエル領域には高い電圧で駆動する素子が 、それぞれ設けられている構造に形成されている したがって、異なる電圧が印加される2つの不 純物ウエル領域間のリーク及びパンチスルーを、 一方の不純物ウエル領域の側面及び底面に沿って 設けた半導体基板より高濃度の一導電型不純物領 域により完全に抑制できることによる高性能化を 、一方の不純物ウエル領域の側面及び底面に沿っ て設けられる高濃度の一導電型不純物領域を両不 純物ウエル領域にセルフアラインに形成できるこ とにより、不純物ウエル領域の境界領域を微細に 形成できることによる高集積化を、さらに低い電 圧が印加される不純物ウエル領域側に高濃度の一 導電型不純物領域を設ける場合には、高い電圧が

8

置における第2の実施例の模式側断面図、第3図(a)~(e)は本発明の半導体装置における製造方法の一実施例の工程断面図である。

全図を通じ同一対象物は同一符号で示す.

第1図はp型シリコン基板を用いた際の本発明 の半導体装置における第1の実施例の模式側断面 図で、1は10¹⁵ Cm⁻³程度のp-型シリコン基板、 2aは10¹⁶ cm⁻³程度の低電圧駆動部の n 型不純物ウ エル領域、2bは10¹⁶ cm⁻³程度の高電圧駆動部の n 型不純物ウエル領域、3aは10¹⁷ cm⁻³ 程度の低電圧 駆動部のn+型チャネルストッパー領域、3bは 10¹⁷ cm⁻³程度の高電圧駆動部のn+型チャネルス トッパー領域、4は10¹⁶ cm⁻³程度のp型不純物領 域、5aは10²⁰ cm⁻³程度の低電圧駆動部のp+型ソ ースドレイン領域、5bは10²⁰ cm⁻³程度の高電圧駆 動部のp+型ソースドレイン領域、6は10¹⁶ cm⁻⁵ 程度のp型オフセット領域、7aは10²⁰cm⁻⁵程度の 低電圧駆動部のn+型不純物ウエルコンタクト領 域、7bは10²⁰cm⁻⁵程度の高電圧駆動部のn+型不 純物ウエルコンタクト領域、8は600 nm程度の

フィールド酸化膜、9aは15nm程度の低電圧駆動部のゲート酸化膜、9bは70nm程度の高電圧駆動部のゲート酸化膜、10a はゲート長 1μm程度の低電圧駆動部のゲート電極、10b はゲート長 3μm程度の高電圧駆動部のゲート電極、11は35nm程度の不純物ブロック用酸化膜、12は600 nm程度の構珪酸ガラス(PSG) 膜、13は 1μm程度のAI配線を示している

同図においては、p-型シリコン基板1に選択的に、低電圧駆動部のn型不純物ウエル領域2a及び高電圧駆動部のn型不純物ウエル領域2aには、n+型不純物ウエル領域2aには、n+型不純物ウエルコンタクト領域7aを和別線13及び低電圧で駆動部のn型不純物ウエル領域2bには、n+型不純物ウエル領域2bには、n+型不純物ウエルコンタクト領域7bを介して高電圧を印加するAI配線13及び高電圧で駆動するMIS電界効果、低ランジスタが、それぞれ形成されている。関西を配動部のn型不純物ウエル領域2aには側面及電圧駆動部のn型不純物ウエル領域2aには側面及

の p 型不純物領域 4 がセルフアラインに形成され 、高電圧駆動部のn型不純物ウエル領域2hはp-型シリコン基板1に直接に形成されている。した がって、異なる電圧が印加される2つのn型不純 物ウエル領域 (2a、2b) 間のリーク及びパンチス ルーを、一方のn型不純物ウエル領域2aの側面及 び底面に沿って設けたp-型シリコン基板1より 高濃度のp型不純物領域4により完全に抑制でき ることによる高性能化を、一方のn型不純物ウエ ル領域2aの側面及び底面に沿って設けられる高濃 度のp型不純物領域4を両n型不純物ウエル領域 (2a、2b) にセルフアラインに形成できることに より、n型不純物ウエル領域(2a、2b)の境界領 域を微細に形成できることによる高集積化を、さ らに低い電圧が印加されるn型不純物ウエル領域 2a側に高濃度のp型不純物領域4が設けられてい るため、高い電圧が印加されるn型不純物ウエル 領域2bに接触させずに高濃度のp型不純物領域4 を形成できるので、高い電圧が印加されるn型不

び底面に沿ってp-型シリコン基板1より高濃度

11

純物ウエル領域2hの耐圧を上昇させることができることによる高性能化をも可能にできる。

第2図は本発明の半導体装置における第2の実施例の模式側断面図で、1~13は第1図と同じ物を示している。

 12

低い電圧で駆動される素子の接合容量を減少できることによる高速化を可能にすることもできる.

次いで本発明に係る半導体装置の製造方法の一 実施例について第3図(a) ~(e) 及び第1図を参 照して説明する。ただし、ここでは本発明の半導 体装置の形成に関する製造方法のみを記述し、一 般の半導体集積回路に搭載される各種の素子の形 成に関する製造方法の記述は省略する。

第3図(a)

やや深く形成する。

第3図(b)

次いで酸化膜14をマスク層として、燐をイオン注入してn型不純物ウエル領域(2a、2b)を画定する。次いで約1200℃で200分程度の熱処理をおこない、n型不純物ウエル領域(2a、2b)及びp型不純物領域4の深さを制御する。

第3図(c)

次いで30m程度の下地酸化膜(図示せず)及び100 m程度の窒化膜(図示せず)を成長する。次次いで通常のフォトリソグラフィー技術を利用した。 空選択的にエッチングする。次いでレジスト(図示せず)をマスク層として、空を設けのにエッチングする。次いでイオンだ人用の薄い酸化膜(20mm程度)を成長する。次いで通常のフォトリソグラフー技術を利用し、レジスト(図示せず)及び窒化度をマスク層として、燐をイオン注入してn+型チャネルストッパー領域(3a、3b)を画定する。次いでレジストを除去する。次いで通常の選択酸化

によるLOCOS技術を利用し、約900 ℃で酸化をおこない、700 mm程度のフィールド酸化膜 8 を成長する。次いで不要の窒化膜及び下地酸化膜をエッチング除去する。

第3図(d)

15

16

除去する。

第3図(e)

次いで通常のフォトリソグラフィー技術を利用8 し、レジスト(図示せず)、フィールド酸化化と膜のフォールド酸(10a、10h)をマスク層のとして、電極(10a、10h)をマスクトでは入して、ア型オフセットでは入して、大力を発生が、レジストを発生が、レジーを通常のフォトリソグラフィールド酸としてのでは、10b)をでは、大力をでは、大力をでは、大力をでは、大力をでは、大力をでは、大力をでは、大力をでは、大力をでは、大力をでは、大力をでは、大力をでは、大力をでは、大力をでは、大力を除去する。次のでレジストを除去する。

第1図

次いで不要部のゲート酸化膜 (9a、9h) をエッチング除去する、次いで通常の技法を適用するこ

とにより、不純物ブロック用酸化膜11及び爆珪酸ガラス(PSG)膜12の成長、高温熱処理による各不純物領域の活性化及び深さの制御、電極コンタクト窓の形成、AI配線13の形成等をおこなって半導体装置を完成する。

なお上記実施例においては、n+型チャネルストッパー領域(3a、3h)及びn型不純物ウエル領域(2a、2b)をそれぞれ同時に形成しているが、それぞれに最適なドーズ量を選んで、別々に形成してもよい。

以上実施例に示したように、本発明の半導体装置によれば、異なる電圧が印加される2つの不純物ウエル領域間のリーク及びパンチスルーを、一方の不純物ウエル領域の側面及び底面に沿って設けた半導体基板より高濃度の一導電型不純物領域により完全に抑制できることによる高濃度の一導電型不純物の面及び底面に沿って設けられる高濃度の一導電型不純物成できることにより、不純物ウエル領域の境界領域を微細に形により、不純物ウエル領域の境界領域を微細に形

[発明の効果]

以上説明のように本発明によれば、MIS及び Bi-MIS型半導体装置において、異なる電圧 が印加される2つの不純物ウエル領域間のリーク 及びパンチスルーを抑制できることによる高性能

19

施例の模式側断面図、

第3図(a) ~(e) は本発明の半導体装置における製造方法の一実施例の工程断面図、

第4図は従来の半導体装置の模式側断面図であ る

図において、

1はp-型シリコン基板、

2aは低電圧駆動部のn型不純物ウエル領域、

2bは高電圧駆動部のn型不純物ウエル領域、

3aは低電圧駆動部の n +型チャネルストッパー 領域

3bは高電圧駆動部のn+型チャネルストッパー 領域、

4はp型不純物領域、

5aは低電圧駆動部のp+型ソースドレイン領域

5bは高電圧駆動部のp+型ソースドレイン領域

6はp型オフセット領域、

7aは低電圧駆動部のn+型不純物ウエルコンタ

4. 図面の簡単な説明

第1図は本発明の半導体装置における第1の実 施例の模式側断面図、

第2図は本発明の半導体装置における第2の実

20

クト領域、

7bは高電圧駆動部のn+型不純物ウエルコンタクト領域、

8はフィールド酸化膜、

9aは低電圧駆動部のゲート酸化膜、

9bは高電圧駆動部のゲート酸化膜、

10a は低電圧駆動部のゲート電極、

10b は高電圧駆動部のゲート電極、


11は不純物ブロック用酸化膜、

12は燐珪酸ガラス(PSG) 膜、

13はAI配線

を示す。

特許出願人 白土猛英




本発明の半導体装置における 第1の実施例の模式側断面図

第 1 図

1 は p - 型シリコン基板
2aは低電圧駆動部の n 型不純物ウエル領域
2bは高電圧駆動部の n 型不純物ウエル領域
3aは低電圧駆動部の n + 型チャネルストッパー領域
3bは高電圧駆動部の n + 型チャネルストッパー領域
4 は p 型不純物領域
5aは低電圧駆動部の p + 型ソースドレイン領域
5bは高電圧駆動部の p + 型ソースドレイン領域
6 は p 型オフセット領域

7aは低電圧駆動部のn+型不純物ウエルコンタクト領域7bは高電圧駆動部のn+型不純物ウエルコンタクト領域8はフィールド酸化膜9aは低電圧駆動部のゲート酸化膜9bは高電圧駆動部のゲート酸化膜10a は低電圧駆動部のゲート電極10b は高電圧駆動部のゲート電極11は不純物ブロック用酸化膜12は燐珪酸ガラス(PSG) 膜13はAl配線




本発明の半導体装置における 第2の実施例の模式側断面図


第 2 図

1 は P - 型シリコン基板
2aは低電圧駆動部の n 型不純物ウエル領域
2bは高電圧駆動部の n 型不純物ウエル領域
3aは低電圧駆動部の n +型チャネルストッパー領域
3bは高電圧駆動部の n +型チャネルストッパー領域
4 は p 型不純物領域
5aは低電圧駆動部の p +型ソースドレイン領域
5bは高電圧駆動部の p +型ソースドレイン領域
6 は p 型オフセット領域


7aは低電圧駆動部のn+型不純物ウエルコンタクト領域7bは高電圧駆動部のn+型不純物ウエルコンタクト領域8はフィールド酸化膜9aは低電圧駆動部のゲート酸化膜9bは高電圧駆動部のゲート酸化膜10aは低電圧駆動部のゲート電極10bは高電圧駆動部のゲート電極11は不純物ブロック用酸化膜12は環硅酸ガラス(PSG) 膜13はAI配線




水発明の半導体装置における 製造方法の一実施例の工程断面図 第 3 図



本発明の半導体装置における 製造方法の一実施例の工程断面図 第 3 図



本発明の半導体装置における 製造方法の一実施例の工程断面図 第 3 図



従来の半導体装置の 模式側断面図 第 4 図